LCD는 낮은 작동 전압, 낮은 전력 소모, 많은 양의 디스플레이 정보, 긴 수명, 쉬운 통합, 쉬운 휴대 성, 낮은 전자기 방사 오염 등과 같은 많은 장점을 가지고 있습니다. 그것은 디스플레이 기술에서 출현했으며 휴대폰, PDA 제품 및 핸드 헬드 기기에 널리 사용됩니다. 인스트루먼트 및 기타 휴대용 전자 제품 및 장치.
LCD 드라이브 회로는 액정 디스플레이 시스템의 중요한 부분이며 컴퓨터 (또는 MCU)와 액정 패널 사이의 인터페이스 회로입니다. 그 주요 기능은 액정 표시 장치의 전극으로 출력되는 전위 신호의 위상 및 피크 값을 변조하는 것입니다. AC 드라이브 전기장을 설정하기위한 주파수 및 기타 매개 변수. LCD 사양의 큰 차이로 인해, 종래의 방법은 각 유형의 LCD 용 전용 구동 회로를 개발하는 것이었다. 이러한 디자인은 시간을 낭비하고 재사용 성이 떨어진다. 이러한 이유로 대부분의 소규모 LCD 구동 회로에 사용될 수있는 IP 코어를 설계 할 필요가 있으며 IP 코어를 멀티플렉싱하여이 문제를 해결해야합니다. 현재 I-Shou University의 Yu-Jung Huang과 다른 사람들 만이 임베디드 마이크로 프로세서를 시스템에 임베드하여이 기능을 구현하기 위해 다양한 크기의 LCD를 구동 할 수있는 IP 코어를 설계했습니다. 그러나이 임베디드 마이크로 프로세서는 시스템을 더 복잡하고 더 비싸게 만듭니다. 다양한 크기의 LCD를 구동하도록 설계된 구동회로의 IP 코어는 FPGA를 사용하여 구현되며, 이는 회로 시스템의 복잡성과 높은 비용의 단점을 효과적으로 극복 할 수 있습니다.
IP 코어 시스템 구조
그림 1 IP 코어 시스템 구조
IP 코어 캐스케이드 배열 다이어그램
그림 2 IP 코어 캐스케이드 배열
라인 제어 기능 시뮬레이션 결과
그림 3 행 제어 함수 시뮬레이션 결과
열 제어 함수 시뮬레이션 결과
그림 4 열 제어 함수 시뮬레이션 결과
디자인 명세
오늘날의 소형 LCD 디스플레이 애플리케이션의 실제 요구 사항을 충족시키기 위해이 백서에서 설계된 LCD 드라이버 회로 IP 코어 칩은 64 COM (행) 및 64 SEG (컬럼) 출력을 가지며 고속 8 비트 병렬 MCU 인터페이스. 그리고 직렬 인터페이스, 칩에는 디스플레이 데이터를 저장하는 RAM이 포함되어 있으며 특별히 10 개의 컨트롤 엔드를 설계하여 편리하고 유연하게 제어 할 수 있습니다. 주로 다음과 같은 주요 기능을 가지고 있습니다 :
1. 액정 디스플레이에 대한 스캔 타이밍 신호 및 디스플레이 신호 데이터를 제공합니다.
2, 버스의 형태로 MCU와의 직접 연결을 지원합니다.
3은 LCD (n과 TIm; m)의 다른 스케일을 구동 할 수 있고, n은 연속 값 (n = 0 ~ 63)이 될 수 있고, m은 8의 배수 (m = 8k, k는 자연수)를 취할 수 있습니다.
4. IP 코어 간 캐스케이드를 지원하여 대형 LCD를 구동하고 IP 코어 간 뱅크 캐스 캐이 딩 및 캐스 캐 이드 간 최대 4 개를 지원합니다.
5는 다른 LCD 장치에 적응하기 위하여 더 넓은 범위의 드라이브 출력 전압을 제공 할 수 있습니다.
6, picture-in-picture, 분할 화면 표시 및 기타 기능을 제공합니다.
IP 코어 설계
이 논문에서는 "하향식"설계 방법에 따라 먼저 기존 LCD 드라이버 칩 설계 경험을 참고하면서 칩을 계층 적 기능으로 나누고 일부 모듈을 설계하기위한 "상향식"설계 방법을 결합합니다. 마지막으로, 시스템 설계 프레임 워크에 따르면, 각 모듈은 조정되고 칩의 전체 기능 검증은 설계 사양의 요구 사항을 충족시키기 위해 수행됩니다.
시스템 구조
본 논문에서 설계 한 IP 코어 시스템의 구조를 그림 1에 나타내었다. IP 코어는 주로 라인 스캔 및 컬럼 신호 드라이버 모듈, 레벨 쉬프터, 프리셋 링 수 링 카운터, 데이터 래치 모듈, 제어 로직 모듈, 디스플레이 데이터 RAM 및 주소 디코드 모듈, MCU 인터페이스 모듈. 이러한 대형 모듈 중 일부는 여러 하위 모듈로 세분 될 수도 있습니다.
각 모듈 디자인
MCU 인터페이스 모듈
MCU 인터페이스 모듈은 IP 코어와 외부 컨트롤러 (MCU) 간의 통신을위한 인터페이스이며 데이터 전송을위한 채널입니다. MCU는이 인터페이스를 통해 LCD 드라이버 칩에 명령을 쓰거나 상태를 읽거나 데이터를 표시합니다. 동시에 인터페이스는 명령 디코더 제어를 받아들이므로 읽기 및 쓰기와 내부 작업이 결합됩니다. 이 칩은 두 개의 메인 스트림 MCU 제어 신호와 호환되고 직렬 / 병렬 두 데이터 동작 모드를 지원할 수있는보다 복잡한 내부 조합 논리 및 순차 논리 회로로 구현된다.
이 모듈은 데이터 버스 (8 비트) 서브 모듈, 비지 상태 검출 서브 모듈, 읽기 / 쓰기 제어 서브 모듈 (read-write control sub-module), 읽기 / 쓰기 제어 서브 모듈 모듈 및 MCU 릴리스 하위 모듈이 있습니다. 새로운 행 캐스케이드 및 열 캐스케이드 제어 서브 모듈이 추가되었습니다. 데이터 버스는 주로 내부 및 외부 데이터 교환에 사용됩니다. 상기 비지 상태 검출 서브 모듈은 상기 MCU의 상태를 결정하고, 신호 읽기 및 쓰기 동작을 조정하고 내부 / 외부 리셋 신호를 수신하기위한 시스템 비지 신호를 생성하며; 읽기 및 쓰기 제어 서브 모듈은 올바른 읽기 - 쓰기 제어 시퀀스를 생성하는 데 사용됩니다. MCU는 MCU가 다른 작업을 동시에 수행 할 수 있도록 "읽기 - 수정 - 쓰기"프로세스를 수행하는 칩에서 로직 조합을 통해 서브 모듈 기능을 해제한다. 새로운 계단식 컨트롤러 모듈의 주요 기능은 IP 코어 간의 행 연결 및 열 연결을 달성하는 것입니다. 최대 16 개의 IP 연결 (각각 4 개의 행과 4 개의 순위)을 지원할 수 있습니다. CS0 ~ CS1은 캐스케이드 제어 포트이며, CS2 ~ CS3은 컬럼 레벨입니다. 공동 통제. 예를 들어 8 개의 IP 코어로 구동 할 수있는 LCD (128 & TImes; 256)가 있다고 가정합니다. 설정이 이루어지면 CS는 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111이되며 2 & TImes를 구성 할 수 있습니다. IP 코어 어레이를 구동하십시오. 그 배열의 개략도가 그림 2에 나와 있습니다.
데이터 RAM 및 주소 디코딩 모듈 표시
이 모듈은 주로 표시 할 데이터를 저장하는 데 주로 사용되며 MCU 인터페이스와 신호 드라이버 회로 사이의 버퍼 역할을하여 디스플레이 데이터의 안정적인 출력을 보장합니다.
모듈은 2 개의 서브 모듈, 즉 디스플레이 데이터를 저장하기위한 RAM 어레이 및 어드레스 디코더를 포함한다. 먼저, 칼럼 어드레스 회로에 의해 칼럼 어드레스가 제공되고, 칼럼 어드레스 디코더에 의해 8 비트 RAM 메모리 셀의 칼럼이 선택되고, MCU는 인터페이스를 통해 리드 / 라이트한다. 행 어드레스 디코더는 행 단위로 RAM을 스캔한다. 표시 데이터 래치 회로와 조합하여, 전체 데이터 행을 출력하여 전극 구동 회로에 의해 표시하기 위해 액정 디스플레이에 출력 할 수있다.
데이터 래치 모듈
이 모듈에는 열 번호 제어 래치 하위 모듈과 드라이브 래치 하위 모듈이라는 두 개의 하위 모듈이 있습니다. 열 번호 제어 래치 서브 모듈은 k 병렬 8 비트 데이터 래치로 구성됩니다. 주요 기능은 데이터 버스에 데이터를 래치하고 제어 로직 모듈의 제어 신호 및 클록 신호에 따라 RAM에서 RAM으로 출력하는 것입니다. 비트 데이터 버스상의 디스플레이 데이터 신호는 대응하는 8 비트 데이터 래치에 각각 래치된다. 64 비트 데이터에는 매번 8 번 및 8 비트가 필요합니다. 드라이버 래치 하위 모듈은 병렬로 연결된 64 개의 1 비트 래치로 구성된 64 비트 드라이브 래치입니다. 그 역할은 상위 8 개의 8 비트 데이터를 제어 논리 모듈의 제어 신호 및 클럭 신호에 배치하는 것입니다. 래치에서 전송 된 m 비트 데이터는 한번에 모두 래칭 된 다음 열 신호 전극 드라이버 모듈에 입력된다.
제어 논리 모듈
이 모듈의 주된 역할은 신호 데이터 전송을 제어하고 열 신호선 수를 선택하는 것입니다. 열 번호 제어 래치 하위 모듈, 드라이브 래치 하위 모듈 및 클록 생성기는 열 수 제어 입력 M으로 제어하여 다양한 크기의 LCD에 적용 할 수있는 기능을 구현할 수 있습니다. 필요에 따라, 열 번호 제어 입력 M에 다른 값을 입력함으로써, 비트 수 제어 래치가 동작 상태에있는 횟수를 제어하고, 다른 래치 부는 아이들 상태로 설정된다. 표시 데이터 RAM의 데이터는 듀티 사이클 동안 8 비트 데이터 버스를 통해 해당 열 번호 제어 래치에 래치되고 클록 신호의 제어하에 한 번에 전극 드라이브 용 드라이브 래치에 래치됩니다. 모듈 입력 신호. 이러한 방식으로, IP 코어는 선택된 컬럼의 수를 제어하는 기능을 구현할 수 있습니다. M이 "000"일 때, 열 번호 제어 래치의 하위 8 비트 (첫 번째 래치)가 작동하고 다른 하나는 모두 유휴 상태이고 해당 열 전극은 SEG0 ~ SEG7입니다. M이 "001"일 때, 열 제어 래치의 하위 16 비트 (제 1 및 제 2 래치)가 동작한다. 다른 모든 열은 무료입니다. 대응하는 열 전극은 SEG0 ~ SEG15이고; 비트 레지스터는 모두 작동하며, 대응하는 열 전극은 SEG0 ~ SEG63이다.
전극 구동 모듈
이 모듈은 주로 행 주사 전극 구동 서브 모듈, 열 신호 전극 구동 서브 모듈, 레벨 시프터 및 프리셋 번호 링 카운터의 4 개의 서브 모듈을 포함한다.
레벨 시프터의 기능은인가 된 제어 신호에 의해 로직 신호의 전압을 실제 LCD 구동 전압으로 변환하여 실제 애플리케이션 요구에 따라 구동 모듈에 출력하는 것이다. 행주 사 전극 구동 모듈의 역할은 행 전극에 주사 신호 펄스의 일정 기간 A를 제공하는 것이며, 열 신호 전극 구동 서브 모듈의 기능은 래치로부터 대응하는 열 전극에 데이터를인가하고, 행 전극의 주사 신호를인가하여 AC 구동 전계를 형성하여 LCD 장치의 표시를 구동하는 것이다. 미리 설정할 수있는 링 카운터의 수는 크기가 다른 LCD 화면에 맞추기 위해 행 번호 제어 단자 N (S0 ~ S5)을 통해 행 주사 전극 수를 제어 할 수 있고, 행 번호 제어 단자 N에 다른 값을 입력 할 수있다. 실제 필요에 따라 특정 작업에 대한 행 수를 제어하고 다른 모든 전극은 유휴 상태입니다. 라인 구동 클록 신호의 제어하에, 라인 단위로 주사가 행하여지고, 라인 번호 제어 단자 (N)에 새로운 값이 입력 될 때까지 반복되고, 라인 전극의 새로운 라인 번호가 라인 단위로 주사된다. 에 의해 라인 방식으로. 예를 들면,인가 신호 N이 "011011"인 경우, 주사 전극 수는 27이다. 행주 사 구동 서브 모듈은 행 전극 COM0COMCOM26 상에 프로그레시브 주사 신호를 생성하고, 다른 행 전극 COM27COMCOM63은 모두 설정된다 낮은 수준으로. 새로운인가 신호 (N)가 "100011"이면, 주사 전극 구동 서브 모듈은 행 전극 COM0 COMCOM34에 순환 순차 주사 신호를 생성한다.
IP 코어 시스템 구현
첫째, 전체 시스템 기능과 각 모듈의 디자인의 위의 정의 및 구분에 따르면, 각 기능 모듈은 VHDL 언어로 별도로 모델링됩니다; 둘째, 자일링스의 FPGA 디바이스에서 EDA 툴 ISE가 시뮬레이션 및 합성에 사용된다. 디자인을 디버그하고 최적화합니다. 그런 다음 VHDL을 사용하여 각 모듈을 연결하고 해당 시스템 디버깅 및 검증을 수행하는 최상위 모듈을 정의합니다. 마지막으로 64 개의 COM (행) 및 64 개의 SEG (열) 출력, 고속 8 비트 병렬 MCU 인터페이스 및 직렬 인터페이스가있는 LCD 드라이버 회로를 얻고, 칩에 디스플레이 데이터 용 RAM이 포함되어 있으며 CS를 제어하기 위해 캐스케이드 될 수있다 캐스케이드를 확장하여 더 큰 LCD를 충족시키고, 열 번호 제어 M 및 열의 수를 제어하여 다양한 크기의 LCD에 적용 할 수 있습니다.
시뮬레이션 및 검증
이 기사에서는 자일링스 시뮬레이션 소프트웨어 ISE를 시뮬레이션 툴로 사용하여 설계된 IP 코어를 두 단계로 검증한다.
먼저 본 논문에서는 IP 코어의 각 모듈 (내부 서브 모듈 포함)의 예비 기능 검증을 수행한다. 그런 다음 칩의 작업 프로세스를 참조하여 전체 칩을 전체적으로 시뮬레이션합니다. 그림 3과 4는 ISE를 사용하여 전체 IP 코어의 행과 열 제어 기능을 시뮬레이션 한 시뮬레이션 결과를 보여줍니다. 도면에서, CLK 및 CLK1은 각각 MCU 인터페이스 모듈의 데이터 전송 제어 클록 및 행 전극 스캔 펄스이다. M 및 N은 각각 열 및 행 전극에 대한 선택 제어 단자이고; CS의 하위 2 비트 및 상위 2 비트가 각각 종속 접속된다. 캐스케이드 제어는 열로 끝납니다.
그림 3과 그림 4의 시뮬레이션 결과는 다음과 같습니다.
1. RESET이 하이 일 때, IP 코어는 초기 상태 또는 클리어 상태입니다. WRITE가 하이 일 때 IP 코어는 작동 상태에 있고 디스플레이 데이터를 수신 할 수 있습니다.
2. 클럭 CLK의 상승 에지에서 MCU는 8 비트 디스플레이 데이터를 인터페이스를 통해 병렬로 IP 코어의 RAM에 씁니다. 클록 CLK1의 상승 에지에서, 수평 주사 구동 전극이 주사 펄스를 순차적으로 출력하고, 열 신호 전극이 RAM에 데이터를 놓는다. SEG의 출력.
3. 제어 단자의 행 수는 스캔 된 전극의 행 수를 변경할 수 있습니다. 행 번호 선택 제어 단자 (N)가 "3E"일 때, COM0~COM61에 주사 신호가 출력된다. 도 1에 도시 된 바와 같이, 도 3에 나타낸 바와 같이, 제 1 행의 클록 신호는 행 COM1에 주사 신호가 출력되고, 행 구동 클록에 의해 행 전극이 행씩 주사된다. 제 7 행 클록 신호가 입력되면 N은 "22"가되고, 행 전극 COM33에 주사 신호가 출력되고, 점진적으로 감소된다 .COM0~COM33의 순차 주사가 행해진 다.
4. 열 번호 제어 단자는 열 신호의 전극 수를 변경할 수있다. 열 번호 선택 제어 단자 (M)가 "110"일 때, SEG 전극은 48 비트 출력이고; M이 "010"인 경우, SEG의 출력은 16 비트가되고; M이 "101"일 때, SEG의 출력은 40 비트가된다. ; M이 "100"일 때, SEG의 출력은 32 비트가된다.
본 논문에서는 IP 코어의 열 번호 제어, 행 번호 제어 및 코어 간 계단식 기능을 기능적으로 검증하고 검증했다. 여기서 제한된 공간은 열 번호 및 행 번호 제어 기능 만 설명합니다.
결론
이 백서에서는 LCD 디스플레이 드라이버 칩 IP 코어의 설계에 대해 설명합니다. 하향식 설계 아이디어에 따르면, 칩은 층으로 나누어지고 칩의 전체 기능이 검증된다. 칩의 기능 검증에서이 논문은 VHDL 하드웨어 기술 언어를 사용하여 회로의 로직 기능과 타이밍 관계를 검증한다. LCD 디스플레이 드라이버는 파라 메트릭 디자인을 채택하고 휴대 성이 뛰어나 휴대용 기기 및 PDA 및 기타 관련 제품의 다양한 평면 패널 디스플레이 시스템 애플리케이션에 편리하게 적용 할 수 있습니다.
